科研之友
微信
新浪微博
Facebook
分享链接
摘要
采用分子动力学方法研究了纳米尺度下硅(Si)基锗(Ge)结构的Si/Ge界面应力分布特征,以及点缺陷层在应力释放过程中的作用机制.结果表明:在纳米尺度下, Si/Ge界面应力分布曲线与Ge尺寸密切相关,界面应力下降速度与Ge尺寸存在近似的线性递减关系;同时,在Si/Ge界面处增加一个富含空位缺陷的缓冲层,可显著改变Si/Ge界面应力分布,在此基础上对比分析了点缺陷在纯Ge结构内部引起应力变化与缺陷密度的关系,缺陷层的引入和缺陷密度的增加可加速界面应力的释放.参考对Si/Ge界面结构的研究结果,可在Si基纯Ge薄膜生长过程中引入缺陷层,并对其结构进行设计,降低界面应力水平,进而降低界面处产生位错缺陷的概率,提高Si基Ge薄膜质量,这一思想在研究报道的Si基Ge膜低温缓冲层生长方法中初步得到了证实.
