AES加密算法在AP中的设计和实现

作者：夏劲伟; 高俊芳; 曹秀英; 吕俊怀

来源：电子科技, 2006, (12): 39-44.

DOI：10.16180/j.cnki.issn1007-7820.2006.12.012

• AES
• FPGA
• 流水线
• 吞吐量 AES
• FPGA
• pipeline
• througput

随着无线局域网(WLAN)的发展,其信息的安全也越来越受重视。AES作为无线局域网通信协议的核心加密算法,如何用硬件实现并应用在通信产品中尤为重要。文中在概述了AES(高级加密标准)算法基本原理的基础上,以FPGA为硬件平台,Altera公司的QuartusII为工具,设计了AES加密算法在AP(AccessPoint)中的硬件实现。实现了AES加密解密电路的顺序循环方式和两级流水线方式设计,并对这两种实现方式进行了比较。结果表明采用流水线方式设计虽然增加了资源消耗,但是明显的提高了速度。