基于FPGA与DDR3缓存的PAL制式图像源产生模块设计与实现

作者：杨文豪; 倪文龙; 付强; 孙舟; 郭奇; 钱宏文

来源：实验室研究与探索, 2018, 37(11): 96-99.

• 现场可编程门阵列
• ITU-RBT. 656编码
• 并行设计
• DDR3-SDRAM

为实现环境试验中产品关键性能的快速测试,模拟4路PAL制式摄像头并行输出,设计了基于FPGA与DDR3的图像源产生模块。将YCrCb格式图像源按照ITU-RBT. 656标准编码,采用ADV7393芯片实现PAL制式转换,通过分区缓存和等时轮转的方式,经由DDR3-SDRAM实现4路PAL制式图像的同步输出。经验证,该模块有效实现并行输出4路PAL制式图像数据,通过硬件电路的扩展,能够实现多台设备的4路图像源输入,进一步提高测试效率。

• 单位
  中国电子科技集团公司