LV/HV N-Well BCD[B]技术(2)的芯片与制程剖面结构

作者：潘桂忠

来源：集成电路应用, 2018, 35(11): 31-35.

DOI：10.19339/j.issn.1674-2583.2018.11.008

• 集成电路制造
• 偏置栅结构
• LV/HV N-Well BCD[B]技术
• 制程剖面结构

LV/HV N-Well BCD[B]技术(2)能够实现MOS器件低压5 V与高压100～700 V (或更高)和双极型器件低压5 V与高压30～100 V兼容的BCD工艺。为了便于高低压器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件,并同时形成HV双极型器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到不同的高电压。采用芯片结构设计、工艺与制造技术,依该技术得到了芯片制程结构。

• 单位
  上海贝岭股份有限公司