科研之友
微信
新浪微博
Facebook
分享链接
摘要
基于忆阻器的数字逻辑电路为探索先进的计算体系结构开辟了新的途径。在多种基于忆阻器的逻辑设计方法中，忆阻器比例逻辑(MRL)可以与传统CMOS工艺兼容制备出基本的门电路元件。简化了CMOS结构，仅单独使用NMOS管与忆阻器级联可以实现各种逻辑门单元。随后根据所提出的方案设计了编码器、解码器、全加器、乘法器等，并使用LTspice软件进行信号仿真，模拟结果与真值表完全一致。与传统的逻辑电路进行比较，该设计方案大量节省了元件数量，并且部分电路设计不需要为晶体管提供额外的独立电源，因此应用在更复杂的电路中可以大大节省芯片集成面积，为传统集成电路技术提供了一种有前途的替代方案。
