用于40纳米5V-CMOS电路的ESD防护装置

作者：陈燕宁; 刘红侠; 郭丹; 陈瑞博; 付振; 刘芳

来源：2020-11-16, 中国, ZL202011280765.7.

本发明公开了一种用于40纳米5V-CMOS电路的ESD防护装置,包括：P型衬底,P型衬底上设置有相邻的N阱和P阱；其中,N阱内从左至右依次设有第一N+注入区、第一浅沟槽隔离区以及第一P+注入区；N阱和P阱之间跨接有第二P+注入区,第一P+注入区和第二P+注入区之间的表面设有第一栅氧化层区；P阱内从左至右依次设有第二N+注入区、第三N+注入区、第二浅沟槽隔离区以及第三P+注入区,第二N+注入区与第三N+注入区之间的表面设有第二栅氧化层区；第二P+注入区与第二N+注入区之间设有第三浅沟槽隔离区。本发明提供的ESD防护装置降低了器件触发电压,提高了维持电压,克服了传统LVTSCR器件结构的闩锁和潜在失效问题,同时优化了器件的过冲电压特性。

• 单位
  西安电子科技大学