基于SystemC的SoC行为级软硬件协同设计

作者：张奇; 曹阳; 李栋娜; 马秦生

来源：计算机工程, 2005, 31(19): 217-219.

DOI：10.3969/j.issn.1000-3428.2005.19.082

• SystemC
• 总线周期精确行为级
• 片上系统
• 精简指令集处理器 SystemC
• Bus-cycle-accurate reference level
• System on chip(SoC)
• Reduced instruction set computer (RISC)

针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题,提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法,采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建,并可配置其它硬件模块。实验结果表明:模型完全仿真实际硬件电路,所有的接口信号在系统时钟的任一时刻被监测和分析,很大程度地提高了仿真速度,并且可以在前期作系统的软硬件协同仿真和验证,有效地缩短了目前SoC芯片设计中在RTL级作软硬件协同仿真验证时的时间开销。

• 单位
  软件工程国家重点实验室; 武汉大学