本文研究了一种用于近地空间通信的(8176,7154)低密度奇偶校验码。利用Vivado工具完成RTL级代码编写,并在完成FPGA硬件实现的基础上,通过Design Complier工具完成对编码RTL级代码的综合,并通过IC Complier工具完成对LDPC编码的后端IC设计流程,为芯片化进程提供了新的研究方向。