基于DFI标准的DDR3控制器,包括请求解析接口模块、分组及ID标志模块、Bank读写管理模块、读写数据通道模块、一级队列缓存模块、指令发送模块、非读写模块以及DFI接口模块,本发明通过规定的分组原则、取令原则、重排序策略保证速率传输的高效性；通过设定组命令数量阈值、对命令请求时间段做标记结合重排序策略防止命令老化；通过分组原则来保证对同一bank地址的读写按照请求顺序进行,定义相关的ID属性实现命令跟数据一一对应,共同实现传输的可靠性。
科研之友
微信
新浪微博
Facebook
分享链接
