摘要
介绍了一种采用SMIC 14nm FinFET工艺制造的应用于MIPI D-PHY的高速SLVS驱动电路.分析了传统电平提升结构下拉网络延迟较大的问题,通过使用中和电容降低回馈噪声影响,同时交叉耦合结构中加入调整支路以平衡上拉网络与下拉网络,实现了输出节点更快速率的充放电.针对驱动电路转换期间寄生电容造成的信号过冲问题,通过加入耦合电容减弱转换期间流经晶体管的电流,降低输出信号超调量,减少开关管在转换期间造成的共模扰动.传统驱动方案中开关管和尾电流管源漏电压过低导致面积开销过大,通过将开关控制路径与共模反馈调节路径并联以节省晶体管面积.为了补偿信道对信号高频分量的衰减,通过检测信号跳变并生成脉冲信号驱动预加重电路来增加信号高频分量,从而提高眼图质量,实现更高频率的数据传输.测试结果表明,在1.8 V电源电压下,输出共模电平200 mV,电压摆幅200 mV,工作速度高达4 Gbps,总功耗约4.25 mW,能量效率1.0625 mW/Gb/s.在3.6 Gbps和4 Gbps速率下结构优化后输出眼图水平张开度分别提高了0.08 UI、0.07 UI.
-
单位中国科学院; 中国科学院大学