基于CPLD和Verilog HDL语言的一种线阵CCD驱动时序电路的设计

作者：李汉宇; 张庆生; 张涛; 李健

来源：光学技术, 2007, 33(z1): 19-21.

DOI：10.3321/j.issn:1002-1582.2007.z1.029

• CCD
• CPLD
• Verilog
• HDL
• 驱动时序电路

以东芝公司生产的TCD132D型号线阵CCD为例,介绍了一种基于CPLD和Vedlog HDL语言的CCD时序驱动电路的设计方法.给出了Verilog HDL语言源代码,采用ModeLsim SE等软件实现了功能、时序仿真.实验结果表明,设计符合实际工作需要.

• 单位
  北京大学; 北京理工大学