一种用于高性能FPGA的多电平标准I/O电路

作者：曹正州; 张胜广; 单悦尔; 张艳飞; 刘国柱

来源：半导体技术, 2023, 48(10): 919-927.

DOI：10.13290/j.cnki.bdtjs.2023.10.009

• 现场可编程门阵列(FPGA)
• 输入/输出缓冲器
• 多电平标准
• 数控阻抗(DCI)
• 低电压差分信号(LVDS)

为了满足等效系统门数为亿门级现场可编程门阵列(FPGA)的高速率、大吞吐量的数据传输需求，设计了一种用于高性能FPGA的多电平标准I/O电路，输入信号范围为0～2.5 V,单个差分对I/O电路的最高数据传输速率为1.25 Gbit/s。在输入缓冲器中，通过互补自偏置的折叠式放大器和施密特触发器的设计，实现了对单端输入信号、半差分输入信号和全差分输入信号等多种电平标准的兼容。在输出缓冲器中，支持多种驱动电流的输出，并且可设置输出的翻转率，降低了同步开关输出可能引起的噪声。低电压差分信号驱动器采用了预加重电流技术，提高了信号的质量。该I/O电路同时集成了数控阻抗电路，可以实时地精确匹配传输线的阻抗特性，提高了信号的完整性。仿真和实测结果表明，该支持多电平标准的I/O电路能够为高性能FPGA提供灵活、可靠的高速数据传输功能。

• 单位
  中国电子科技集团公司第五十八研究所