提出一种适用于智能卡和电子标签的异步低功耗RSA电路结构及其模乘电路结构,使用GTECH的优化方法和BrzCallMux的实现策略,基于TSMC 130nm CMOS标准工艺进行ASIC实现。结果表明,所提出的异步低功耗RSA的面积最低仅为其他RSA面积的4%,一次加解密时间最低仅为其他RSA加解密时间的0.216%,功耗最低仅为其他RSA功耗的16.99%。
科研之友
微信
新浪微博
Facebook
分享链接
