一种高电源抑制低温漂带隙基准电路设计

作者：于全东; 杨琦; 张国俊

来源：微电子学与计算机, 2016, 33(04): 148-156.

DOI：10.19304/j.cnki.issn1000-7180.2016.04.033

• 带隙基准
• 高电源抑制
• 低温漂
• 片上系统

基于CSMC 0.5μm BCD工艺,设计了一种应用于片上系统(SOC)芯片的低温漂高电源抑制的带隙基准电路.采用一种带有负反馈环路调整型的电压预调整电路,并且将基准电压形成于负反馈环路,基准电路的电源抑制特性得到显著提高.仿真得到的电源抑制比分别为-177.6dB@dc,-82.7dB@1MHz.此电路可以在-55125℃范围内实现较小的温度系数,温度系数为5.76×10-6/℃.

• 单位
  电子科技大学; 电子薄膜与集成器件国家重点实验室