改进超大规模集成电路性能依靠插入缓冲器和非汉娜算法是一个有效的方案。在时间约束和互联性能要求严格的情形下,在单元布局之后使用空余空间供缓冲器插入从而优化布线拓扑。这样可以将布线最大时延最小化,从而布线成本降至最低。本算法在18μm IC工艺中测试,可以降低约30%布线树时延,可以明显提升布线性能。