摘要
针对硬晶片构成的多塔三维SoC绑定中测试,提出考虑测试访问机制、层间硅通孔数和测试功耗约束的测试时间优化算法。只要任意一种测试资源约束不满足待调度晶片测试,就依次释放最早结束测试的晶片测试资源,直到待调度晶片尽可能提前测试为止,以此实现该晶片与未结束测试晶片的部分流水。选用ITC02测试基准电路中的五种典型电路,手工搭建两种塔内包含子塔的多塔三维SoC。结果表明,与已有算法相比,提出的算法减少了空闲时间块,显著缩短了总测试时间;实验还发现,与增加TSV数相比,增大测试引脚数更能有效减少多塔三维SoC的总测试时间。
-
单位哈尔滨师范大学; 哈尔滨金融学院