介绍了直接数字合成器(DDS)工作的原理,提出了DDS资源优化的设计方法,并在ISE(integrated software environment)软件环境下使用verilog语言在现场可编程门阵列(FPGA)上设计实现了一种双路正交输出且具有高精度低杂散的DDS.在MATLAB的环境下,对其输出的频谱特性进行了仿真,最后分析了DDS的设计参数和输出信号杂散度之间的关系,为工程应用的实现提供了设计依据.