一种基于BIFET工艺的采样保持电路

作者：周远杰^*; 罗寻; 何峥嵘; 王成鹤; 范国亮; 杨阳; 徐佳丽

来源：固体电子学研究与进展, 2022, 42(04): 317-322.

DOI：10.19623/j.cnki.rpsse.20220321.001

• BIFET工艺
• 采样保持电路
• 环路稳定性
• 保持低漏电

基于双极兼容PJFET(BIFET)工艺，设计了一种单片采样保持电路，介绍了采样保持电路总体架构以及工作原理。电路内部包含输入级运算放大器、电压比较器、模拟开关、输出级运算放大器以及偏置电路等单元。对保持电路中的环路稳定性设计、保持模式下低漏电设计等关键技术进行了分析。芯片流片测试结果表明，该采样保持电路在±15V工作电压条件下，增益误差≤0.005%，失调电压≤3 mV，电源电流≤6.5 mA，电源抑制比≥80 dB,-3 dB带宽≥10 MHz，捕捉时间≤10μs，满足高精度数模转换器（ADC）前端对信号采样保持的应用需求。

• 单位
  中国电子科技集团公司第二十四研究所