吉赫兹DAC测试电路的设计与实现

作者：邱丹; 苏小波; 王祖锦; 朱夏冰

来源：电子质量, 2021, (06): 15-19.

• 高速DAC
• 测试电路
• 并行累加器

设计并实现了应用于2.8 G高速DAC芯片的内部测试电路,该电路输出两路线性斜坡信号作为DAC模块的输入数据,DAC模块将其合成为一路线性斜坡信号输出。通过设计实验和多种设计方案优缺点比较,该测试电路最终采用两路并行累加器架构,克服了传统累加器结构无法用于高速电路的固有缺陷。在65 nm工艺下,基于此测试电路设计了测试芯片并进行了流片验证。测试结果表明:测试芯片整体可达到2.8 G SPS的测试速度,实现了对吉赫兹DAC全扫描测试的设计目标。

• 单位
  中国电子科技集团公司