基于AHB总线的嵌入式中断控制器设计

作者：晏敏; 戴荣新; 蔡益军; 徐欢; 郑乾; 程呈

来源：计算机工程, 2014, 40(06): 1-4.

DOI：10.3969/j.issn.1000-3428.2014.06.001

• 嵌入式系统
• AHB总线
• 中断控制器
• 优先级
• 实时性
• 低功耗

针对嵌入式系统集成度高、专用性强的特点,设计一种基于AHB总线的嵌入式中断控制器。采用AHB总线接口,增强中断控制器的通用性和可移植性,ARM处理器通过AHB总线访问中断寄存器,实现中断检测、响应、处理以及优先级的配置。该设计采用verilog-HDL语言编写,利用SMIC的0.18μm CMOS工艺进行逻辑电路综合和布局布线。测试结果表明,在正常工作条件下,该中断控制器的功耗为5.36 mW,在50 MHz时钟下完成一次中断操作最多需要0.7μs,可满足实时性和低功耗的要求。

• 单位
  深圳市晶沛电子有限公司