基于FPGA的1553B总线IP核低功耗设计

作者：徐渊; 关则昂; 刘柳; 张建国; 邱红燕

来源：电子世界, 2015, (13): 141-145.

DOI：10.3969/j.issn.1003-0522.2015.13.080

• MIL-STD-1553B总线
• 软核
• FPGA
• 低功耗

MIL-STD-1553B(以下简称1553B)总线控制器软核主要描述了MIL-STD-1553B协议物理层和数据链路层的数字逻辑特性。功能包含总线控制器(BC)、远程终端(RT)、总线监控器(BM)三种。用户通过简单的逻辑接口即可以在三种功能之间进行切换。在IP核RTL代码设计中重点引入了低功耗设计中的门控时钟技术和时序调整技术,大大降低了IP核的动态功耗。整个系统架构的设计与验证是基于Xilinx公司的XC6SLX45T-3FGG484 FPGA芯片。IP核功耗分析工具采用Xilinx公司提供的XPower Analyzer软件。通过对比测试,该IP核方案在满足性能可靠的前提下能有效降低功耗。

• 单位
  深圳市振华微电子有限公司; 深圳大学信息工程学院