科研之友
微信
新浪微博
Facebook
分享链接
摘要
为减小脉冲关断延迟，提出了一种用于数字峰值电流模Buck的高精度数字脉冲宽度调制器(DPWM)的设计方案。采用粗调与细调相结合的分段式架构思想，粗调部分由全局时钟控制计数器-比较器模块构成，细调部分由锁相环组成的相移电路、计数器-比较器、多路选择器和逻辑门构成，以此产生不同精度的两段式延迟叠加，实现较高的DPWM输出精度。采用Vivado和Xilinx7系列FPGA,仿真并测试了搭载高精度DPWM的Buck。仿真结果表明，DPWM时间分辨率为250 ps,精度为0.01%。此外，测试结果表明，与低精度DPWM相比，设计的高精度DPWM一定程度上抑制了系统的极限环振荡，提高了Buck的环路带宽及系统稳定性。
- 单位
