随着电子设备信号传输速率的提高,电路板布线密度增大,PCB设计对信号完整性的影响越来越大。为了解决电子产品设计初期信号完整性问题,以DDR4高速并行总线为例,改变DDR4数据传输线PCB设计参数,采用无码间干扰方法仿真测试,得到合理的PCB布线方法,提高信号的完整性。同时对网络负载端阻抗不匹配问题进行RC并联阻抗匹配优化,有效地解决高速信号完整性问题。
科研之友
微信
新浪微博
Facebook
分享链接
