一种新型纳米器件逻辑纠错专用集成电路架构

作者：窦怀阳; 薛晓勇^*; 冯洁

来源：半导体技术, 2020, 45(02): 116-121.

DOI：10.13290/j.cnki.bdtjs.2020.02.004

• 内嵌自修复(BISR)
• 现场可编程纳米线互连(FPNI)
• 纳米器件逻辑
• 碳纳米管场效应管(CNTFET)
• 电路纠错

新型纳米器件被视为摩尔定律极限临近情况下CMOS技术的有力补充。为克服新型纳米器件缺陷率高的问题,提出了一种基于现场可编程纳米线互连(FPNI)架构的具有自修正能力的纠错(FT)专用集成电路(ASIC)架构FT-FPNI,这种架构适用于易出错的纳米器件逻辑门电路。使用基于硬件描述语言的缺陷注入技术来仿真架构,仿真结果表明,这种架构可以100%检测缺陷和错误。为取得最小的纠错代价,需要保持尽可能小的单元阵列尺寸。Hspice软件仿真结果表明,碳纳米管或非(NOR)门输出延迟为2.89 ps,平均功耗为6.748 pW,与现有CMOS技术相比功耗降低2个数量级。

• 单位
  上海交通大学; 复旦大学; 专用集成电路与系统国家重点实验室; 薄膜与微细技术教育部重点实验室