0.0013mm~2自动频率校正算法电路的设计及应用

作者：汪波; 胡锦; 张锋; 赵建中

来源：计算机工程与应用, 2016, 52(17): 247-252.

DOI：10.3778/j.issn.1002-8331.1410-0225

• 锁相环(PLL)
• 自动频率校正(AFC)
• 顺序搜索
• 二进制搜索
• 锁定时间

在高速串行接口PCIE2.0的设计中,为了保证数据传输的正确性,数据串行传输的工作时钟需要在很短的时间内完成锁定。为了减小锁相环的锁定时间,提高时钟稳定性,在传统的顺序搜索自动频率校正算法电路的基础上,提出了一种新的二进制搜索算法校正电路,并且应用于5 GHz的锁相环中,最大校正时间为22.5μs。锁相环在SMIC 55 nm CMOS工艺下流片,SS工艺角下,AFC电路的面积为0.001 3 mm2。经测试,锁相环能够快速锁定,性能良好。

• 单位
  中国科学院微电子研究所