介绍了一种低延时视频编码解码系统的设计方法,利用FPGA的并行处理架构和高数据吞吐量对视频信号进行压缩编码,接收设备同样通过FPGA进行解码处理。由于编解码全部采用硬件处理,因此该系统的数据处理时间和数据传输控制时间都得到了有效控制,总的系统延迟可以满足较为苛刻的实时性要求。在实际应用中,该系统能满足运动捕捉等应用中对视频信号低延迟的要求,可广泛应用于工业控制等领域。
科研之友
微信
新浪微博
Facebook
分享链接
