一种基于FPGA的抢答器设计

作者：严世胜; 钟承尧

来源：电脑与电信, 2009, (11): 31-33.

• 抢答器
• FPGA
• VHDL
• 仿真

介绍一种基于FPGA的抢答器设计,给出了顶层电路原理图和主模块的部分VHDL源程序。利用MAX+PLUSⅡ开发平台完成了编译、仿真,并下载到EPF10K10LC84-4器件中进行测试。该抢答器不仅能实现互锁、自锁和倒计时功能,而且能用声音、数码管准确提示抢答的优先结果和犯规情况,具有广泛的应用前景。

• 单位
  海南师范大学; 电子工程学院