利用VHDL硬件语言,在QUARTUSII的开发环境中设计数字时钟,采用自上而下的实现方法,实现了时(24)、分(60)、秒(60)的计时,秒计时的频率为1Hz,数码管用动态扫描实时显示计数的时、分、秒,校时时,对秒位进行清零,对分和时位以4Hz的频率递增计数,并且能够在59分钟的第51、53、57秒发出频率为512Hz的低音,在59分钟的第59秒发出1024Hz的高音。
科研之友
微信
新浪微博
Facebook
分享链接
