主要对高速数据采集系统中SDRAM缓存的控制策略进行探讨,针对传统的SDRAM控制器设计难度大、成本高且稳定性较低的问题,设计一种采用可编程逻辑实现的SDRAM控制方法,通过状态机的跳转满足SDRAM的控制时序。由于FPGA逻辑具有较高的可移植性,使得方法具有一定的通用性,从而降低设计难度。通过Chipscope进行调试验证,结果证实,方法能够有效对SDRAM进行读写操作,并具有较高的稳定性以及可移植性。