可重构处理器阵列的容错上界

作者：徐雄; 沈宇泽; 孙学梅; 武继刚

来源：武汉大学学报(理学版), 2011, (06): 483-488.

DOI：10.14188/j.1671-8836.2011.06.004

• 多处理器阵列
• 逻辑列
• 重构算法
• 容错上界 multiprocessor array
• logic columns
• reconfigurable algorithm
• upper bound

基于一定约束条件下的多处理器阵列重构问题是一个热点问题,并已被证明具有NP难度.对于可重构处理器阵列容错上界(最大可用处理器阵列的大小)问题的求解,由于其理论上的难解性,多年来未取得突破性的进展.对此本文提出了一种新的求解算法并给予了理论上的论证.该算法通过分析阵列中的删除行与收获的逻辑列之间的关系,阐明了影响逻辑列总数的瓶颈条件.通过使用未损坏处理器(在逻辑上)替换损坏的处理器,突破限制逻辑列增长的瓶颈,逐步增加逻辑列数,最终计算出问题的新上界.仿真实验表明,与同类最新算法相比,在规模为128×128的处理器阵列上、处理器错误率在10%的情况下,原上界被降低了8.68%.最佳情况下的改进高达...

• 单位
  计算机科学国家重点实验室; 中国科学院软件研究所; 天津工业大学