基于FPGA数字频率计的设计

作者：雷能芳

来源：现代经济信息, 2016, (22): 334.

• 频率计
• FPGA
• Verilog HDL

介绍了一种以FPGA作为核心器件,以Verilog作为描述语言的数字频率计测量方法,并通过Quartus Ⅱ软件对编写的代码进行了时序仿真,验证了设计的正确性。

• 单位
  数理学院; 渭南师范学院