本发明公开了一种安全芯片的抗时钟频率错误注入攻击的防御电路,其特征包括：检测模块和检测模块：检测模块包括：第一NMOS晶体管M1、第二NMOS晶体管M2、第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4；判断模块包括：第一施密特触发器A1、第二施密特触发器A2、第一D触发器D1、第二D触发器D2、同或门XNOR。本发明能将时钟频率限定在一安全的频率范围内,从而能有效防止时钟频率错误注入攻击。
科研之友
微信
新浪微博
Facebook
分享链接
