基于双倍步长数据流的硬件预取机制

作者：王锦涵; 李俊; 路冬冬; 张海龙; 朱英

来源：计算机工程, 2019, 45(06): 115-126.

DOI：10.19678/j.issn.1000-3428.0051185

• 硬件预取
• 双倍步长
• 流预取
• SPEC2006测试集
• Cache Miss率

硬件数据预取技术可以有效提升处理器的访存性能,但传统流预取策略存在预取不及时的问题。为此,提出一种双倍步长流预取策略,并设计对应的预取部件结构。预取部件自动检测数据流的固定步长并将该步长扩大为原有的2倍,以计算预取地址。实验结果表明,加入该预取部件后,运行SPEC2006测试集的整数应用与浮点应用时,处理器性能最高可分别提升45%与57%,针对Cache Miss率较高的应用,该预取部件可以有效隐藏访存延时。