科研之友
微信
新浪微博
Facebook
分享链接
摘要
提出了一种适用于突发通信的FPGA的定时同步的实现方法,分析了系统每个模块的作用,给出每个模块的硬件实现方法。最后在QuartusⅡ9.0编写VHDL代码和测试激励,并用signaltap对定时恢复算法进行仿真验证,结果表明,这种算法时钟抖动小,定时精度高。
- 单位
提出了一种适用于突发通信的FPGA的定时同步的实现方法,分析了系统每个模块的作用,给出每个模块的硬件实现方法。最后在QuartusⅡ9.0编写VHDL代码和测试激励,并用signaltap对定时恢复算法进行仿真验证,结果表明,这种算法时钟抖动小,定时精度高。
