随着卫星通信技术的发展,高速数传技术应用也越来越广泛。在高速数传接收机数字下变频的设计中,并行梳状滤波器(CIC滤波器)对信号的抽取与滤波起到重要的作用。信号通过CIC滤波器后仍需要接入低通滤波器才能达到预期的效果。而并行高速滤波器需要较多的FPGA资源。主要对改进后的CIC滤波器进行仿真验证,然后进行FPGA实现,结果表明修改后的CIC滤波器在保证降速速率不变情况下,不增加低通滤波器,满足后续数字信号处理要求,节省了FPGA实现资源。
科研之友
微信
新浪微博
Facebook
分享链接
