科研之友
微信
新浪微博
Facebook
分享链接
摘要
本发明公开了一种基于SRAM存内计算的二维FFT硬件加速器,涉及边缘端图像处理领域,针对现有技术中功耗大等问题提出本方案。所述AHB从机接口负责外部总线和顶层模块之间的数据传输；所述顶层模块负责对内外的控制信号和数据信号的传输；对外,顶层模块通过所述AHB从机接口接受主机的控制并转换为内部信号；对内,顶层模块负责协调整个二维FFT硬件加速器的工作,产生计数器变量以控制地址产生模块和旋转因子存储模块,使得正确的数据和控制信号能够送到移位器、累加器及SARM的乘法阵列中。优点在于,适应较大的数据量,应用存算一体化的二维FFT核设计和基4FFT运算,减少数据运算和迁移的总量,从而达到节省功耗和降低延时的目的。
- 单位
