提出一种适用于片上系统的时钟与复位管理电路，并搭建验证平台予以验证。该设计集成复位信号生成电路、复位同步释放电路、基准电压源、压控振荡器、锁相环、时钟门控电路等。数字电路设计基于180 nm标准单元库搭建，基于System Verilog语言搭建了一个功能完备的自动化测试平台，代码覆盖率与功能覆盖率达到100%。相比传统设计，该电路所有单元均在内部，集成度高、可靠性强。
科研之友
微信
新浪微博
Facebook
分享链接
