科研之友
微信
新浪微博
Facebook
分享链接
摘要
为了解决高斯滤波设计到FPGA后，所确定的截止频率需要更换高斯模板才能更改的缺点，提出一种基于FPGA的可变截止频率高斯滤波器设计方法。该滤波器在高斯模板不变的情况下，控制传入高斯模板的频率来改变输出信号的截止频率，通过Verilog语言实现设计，并在SoC齿轮测量机系统中实验验证结果。结果表明：该滤波器滤除噪声的同时能较好的保留有效信号，在不更换高斯模板的情况下可方便调节信号的截止频率。
-
单位机电工程学院; 西安工业大学
