科研之友
微信
新浪微博
Facebook
分享链接
摘要
在超大面阵CMOS图像传感器（COMS Image Sensor，CIS）中，由于像素面阵输出的列总线上存在超大的寄生电阻电容，导致列总线信号建立速度的主导因素发生改变，严重影响了读出速度。为了解决这一问题，本文提出了一种可应用于超大面阵CIS列并行读出机制的列总线自加速建立方法，基于电流增益增强理论，在不引入额外总线的前提下，通过对模拟信号建立过程的实时跟踪，加快列总线信号的变化过程，在列总线终端实现了自加速，将超长列总线的读出速度提升了一个数量级。55 nm工艺下的测试与实验结果显示，采用本文提出的方法后，在亿级像素规模CIS列总线引入的寄生电容与寄生电阻分别为47 pF和20 kΩ的情况下，光电信号从像素节点到列级电路采样节点的上升建立时间由4 μs缩短至790 ns，下降建立时间由22.43 μs缩短至1.17 μs，将亿级像素规模的CMOS图像传感器帧频提升至100帧，压缩了相关双采样的取样间隔时间，从而拓宽了噪声抑制的频率范围。本文方法实现了在保持低噪声和高速读出的同时，单列功耗仅有6.6 μW。
- 单位
