基于FPGA的HDB3码编译码设计

作者：杨湲

来源：周口师范学院学报, 2019, 36(05): 50-52.

DOI：10.13450/j.cnki.jzknu.2019.05.012

• FPGA
• HDB3码
• 编码
• 译码

为了研究HDB3码编码、译码原理,分别设计了HDB3码编码器、译码器.编码器的实现是首先插V,其次插B,然后再进行极性变化,最后输出.译码器是编码的逆过程,首先将V所处位置标志出来,其次减去序列中的B,然后将序列中的+1,-1用1替换,V用0替换,最后便可得译码信号.结果可得,在100MHz的时钟下,虽输出有延时,但编码器能够正确地得到HDB3码,译码器能够正确地恢复原始信号.

• 单位
  电子信息工程学院; 西华师范大学