一种基于FPGA的SVPWM硬件架构及其计算速度优化

作者：刘德平; 辛云川; 刘子旭

来源：郑州大学学报(工学版), 2023, 1-7.

DOI：10.13705/j.issn.1671-6833.2023.06.001

• SVPWM
• 硬件架构
• Clarke逆变换
• FPGA
• 计算速度优化

为了提高七段式两电平SVPWM算法的调制速度并减少逻辑资源的使用量,提出了一种基于FPGA的SVPWM硬件架构。在该硬件架构输入参考电压后,首先,进行基于Clarke逆变换的坐标变换,通过一系列加法运算构建出含有三相占空比的3组中间变量,同时通过2个异或运算从上述硬件布线中得到简化后的2 bit扇区判断条件;然后,根据简化后的2 bit扇区判断条件从以上3组中间变量中筛选出三相占空比,并进行钳位保护,按照自然采样法输出PWM。以上过程形成一个整体,在FPGA中只需3次触发,便能在2个时钟周期内完成从参考电压输入到三相PWM输出的整个过程,有效提高了计算速度。此外,还给出了该硬件架构在不同的FPGA平台下的资源使用情况,与其他方法相比,LUT使用量由至少500个缩减至300个左右,逻辑资源使用量有所降低。通过仿真与实物试验,验证了所提硬件架构的有效性。

• 单位
  郑州大学