IRIG-B码在合并单元中的应用

作者：吴伟将; 徐雁; 王宇雷

来源：电测与仪表, 2014, 51(01): 12-34.

• 合并单元
• IRIG-B
• 秒脉冲
• 时间同步
• 数字化变电站

合并单元是一次电子式电压/电流互感器设备与二次保护测控单元的关键接口和核心单元。文中分析了合并单元的功能特点进而提出了一种5个模块组成以FPGA和ARM构架的合并单元实现方案。介绍了IRIG-B码的编码规则和合并单元对时功能要求。运用FPGA的一种硬件描述语言Verilog HDL详细描述了IRIG-B码对时在合并单元中的软件应用实现方式,程序中加入了防抖动的检验。合并单元的校验方法和试验结果显示合并单元对时准确,工作良好,该方案有较高的可靠性和较强的实用性。

• 单位
  华中科技大学; 电子工程学院