FPGA静电损伤容错系统设计及演化修复能力研究

作者：巨**; 原亮; 满梦华; 常小龙

来源：高电压技术, 2012, (11): 2848-2857.

• 可编程逻辑器件
• 静电损伤(ESD)
• 容错系统
• 演化硬件(EHW)
• 自修复
• 演化修复能力 programmable logic device
• electrostatic damage(ESD)
• fault-tolerant system
• evolvable hardware(EHW)
• self-repair
• evolvable repairing ability

为探索静电放电对可编程逻辑器件的静电损伤(ESD)效应及其防护方法,选用人体模型,并利用ESS-606AESD模拟器对CycloneⅡFPGA芯片EP2C5Q208进行了ESD注入损伤效应试验。在此基础上,以演化硬件(EHW)技术为核心构建了一个具有自修复特性的强容错电子系统,并对其进行了故障注入试验。结果表明:ESD对FPGA不造成芯片损毁,只对放电管脚及其相关逻辑单元造成损伤,未放电管脚及芯片内部绝大部分逻辑单元功能完好。同时发现,系统演化修复能力与系统故障状况间具有较为明显的规律:(1)随着系统故障量的增大,影响系统演化修复能力的主要因素从演化算法的效率逐步转变为演化修复过程中的故障"避让"概率;(2)系统的演化修复能力与故障数量符合指数衰减规律。

• 单位
  中国人民解放军陆军工程大学