介绍了一种基于锁存器的串行数据转并行数据的接口转换电路的设计方法。串并转换电路由采样信号发生器和并行锁存器两部分组成。采样信号发生器用于将时钟转换为一个个和时钟信号边沿对齐的小脉冲,脉冲宽度为时钟周期的一半;并行锁存器是由若干个锁存器并行而成,锁存器数据输入端连接在一起,由采样脉冲控制锁存器对串行输入数据依次进行采样。数据存储在锁存器中不会丢失,直到下一次采样新的数据写入,因此有足够的时序冗余来保证数据的正确输出。最后对电路的功能进行了仿真验真。
科研之友
微信
新浪微博
Facebook
分享链接
