10G以太网的UTOPIA接口设计

作者：刘昭; 史国炜; 曾烈光

来源：清华大学学报(自然科学版), 2004, (07): 962-965.

DOI：10.16511/j.cnki.qhdxxb.2004.07.025

• 以太网
• 并行
• 有限状态机 ethernet
• parallel
• finite state machine (FSM)

为了解决10G以太网接入系统中ATM通用测试及操作物理层接口(UTOPIA接口)的设计问题,提出了并行状态机的设计方法。讨论了10G以太网接入系统的整体结构和接口设计。提出了求L-并行状态机的可达状态集、状态转移表、状态序列集以及动作表的算法。并以这些算法为基础,讨论了L-并行状态机的设计复杂度问题。以此方法为基础,设计了两路并行的10G以太网接入系统的UTOPIALevel-4接口,使芯片所需的工作时钟频率降低了一半,从而证明此方法可以有效地应用于并行状态机的设计。

• 单位
  微波与数字通信技术国家重点实验室