常规同步时序逻辑电路设计步骤存在状态化简繁琐,自启动检查滞后等问题,导致电路设计工作量增大,极易出错。为此,对教学内容进行调整优化,给出了详细的优化步骤,并通过实例讲解设计方法的具体应用,原理简单,易于理解,使时序逻辑电路的设计过程更加直观、清楚。
科研之友
微信
新浪微博
Facebook
分享链接
