科研之友
微信
新浪微博
Facebook
分享链接
摘要
模乘作为许多密码系统的核心算法，是典型的计算密集型任务，往往是加密系统的性能瓶颈.为此，人们提出了各种面向模乘的专用加速电路.为了进一步提高电路性能，基于大数乘法的多层Karatsuba算法原理提出了一种全字Montgomery模乘器结构，有效提高了高基算法中大数运算的效率.提出的多层Karatsuba乘法器结构有效降低了乘法运算粒度，在连续执行大数乘法时使硬件利用率达到最高，同时利用按数据位宽分段运算的方法有效提高了电路的工作频率.基于Virtex7 FPGA器件的综合结果显示，电路时钟频率达到250 MHz, 33个周期完成了256位Montgomery模乘运算，延时132 ns.依据我们所知，全字模乘器的综合性能要优于当前最好的工作.提出的设计方法对于如何利用多层Karatsuba算法减小硬件乘法器的面积和关键路径长度提供了切实可行的参考.
