一种数据时钟恢复电路的研究与设计

作者：周玮; 周叶; 杨品一

来源：微电子学, 2011, (06): 860-864.

• 锁相环
• 数据时钟恢复电路
• 抖动
• 相位噪声
• 压控振荡器 Phase locked loop
• Clock and data recovery circuit
• Jitter
• Phase noise
• Voltage controlled oscillator

提出了一种支持双数据率的数据时钟恢复电路,对电路中的鉴相器、环路滤波器、压控振荡器等进行了详细的分析研究和设计。基于0.18μm CMOS工艺,在电源电压1.8V下对电路进行仿真。仿真结果显示,电路在2.7Gb/s和1.62Gb/s随机流下的抖动峰峰值分别为14ps和12ps,功耗为80mW。测试结果显示,时钟恢复电路在2.7Gb/s和1.62Gb/s随机流下的抖动峰峰值分别为38ps和27ps。

• 单位
  中兴通讯股份有限公司