基于FPGA的突发误码测试仪的设计

作者：陈寅芳; 朱勇; 曹彦武

来源：光通信技术, 2010, (04): 45-48.

• 突发误码测试仪
• 突发误码性能评价
• 位同步
• 序列同步
• FPGA burst error detector
• performance index
• bit synchronization
• sequence synchronization
• FPGA

传统误码测试仪通过统计误码比特数,采用长期平均误码率为指标,这在分析评估频繁突发误码信道性能时有一定局限性。文章提出了一种基于FPGA的突发误码测试仪设计方案,将突发误码持续时间、误码间隔时间及突发误码起止时刻作为性能评价指标,给出了误码持续长度检测的仿真结果,指出了位同步和序列同步是设计的关键。

• 单位
  中国人民解放军陆军工程大学