FPGA的trigin时钟同步总结

作者：林壮波

来源：信息通信, 2016, (05): 18-19.

• FPGA
• DSP
• CCS

信号频率计稳定输出10M的trigin作为参考信号,FPGA程序根据10M的参考源内部锁相调整TCXO的26M时钟信号。时钟锁定后,通过CCS(DSP的开发环境)控制DSP启动,会影响FPGA的时钟锁定。

• 单位
  广州广电运通金融电子股份有限公司